

⑫ 公開特許公報 (A)

昭63-316405

⑬ Int. Cl.

H 01 C 7/10

識別記号

庁内整理番号

7048-5E

⑭ 公開 昭和63年(1988)12月23日

審査請求 未請求 発明の数 1 (全2頁)

⑮ 発明の名称 厚膜パリスト

⑯ 特 願 昭62-151910

⑰ 出 願 昭62(1987)6月18日

⑱ 発 明 者	中 村 和 幸	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑲ 発 明 者	豊 見 孝 義	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑳ 出 願 人	松下電器産業株式会社	大阪府門真市大字門真1006番地	
㉑ 代 理 人	弁理士 中尾 敏男	外1名	

明 細 書

1. 発明の名称

厚膜パリスト

2. 特許請求の範囲

パリスト粉末とこれを固着するためのガラス成分よりなるパリスト膜をセラミック基板の一方の面に塗布し、さらに前記ガラス成分をもう一方の面に塗布し焼付により形成した厚膜パリスト。

3. 発明の詳細な説明

産業上の利用分野

本発明はICなどの半導体素子を静電気放電、開閉サージ電圧、雷サージ電圧などの異常高電圧から保護するためのサージ吸収用の厚膜パリストに関するものである。

従来の技術

近年の厚膜パリストは電子機器の小型化に伴い経薄短小化が進み、特に電子式の腕時計、カードタイプの電子計算機やラジオなどはその構造上、内部部品を非常に薄くしなければならない。

従来この種の厚膜パリストは第2図(a)、(b)に示

すような構成であった。第2図(a)は平面図、同図(b)は断面図である。同図において1は板状をなしたチップ状のセラミック基板である。2はパリスト粉末とガラス成分からなるパリスト膜である。3a、3bはパリスト膜2とセラミック基板1の両端部に形成された一対の電極である。これらのパリスト膜2及び電極3a、3bは通常、パリストペースト、Agペーストのスクリーン印刷、転写などによりセラミック基板1上に塗布後500ないし900℃の焼付によって形成される。

発明が解決しようとする問題点

このような従来の構成では、パリスト膜2を焼付する際、溶解したパリスト膜2中のガラス成分がセラミック基板1の表面3a、3b〜10μmの深さまで拡散するため、セラミック基板1のパリスト膜2の形成面と裏面の熱膨張収縮に差が生じ冷却後セラミック基板1が変形し寸法精度がでにくい。又セラミック基板1が薄いほどこの現象が著しくなるという問題があった。

本発明はこのような問題を解決するものでセラ

ミック基板の変形をなくし、寸法精度を高くすることを目的とするものである。

問題点を解決するための手段

この問題点を解決するために本発明はバリスタ膜を塗布したセラミック基板の裏面にバリスタ膜中のガラス成分を微量に塗布し焼付を行う構成としたものである。

作用

この構成によりセラミック基板の裏面もバリスタ膜形成面と同じ熱膨張、収縮を起こすため、セラミック基板の変形がなくなり寸法精度の高い薄い厚膜バリスタができることとなる。

実施例

本発明の実施例を第1図に基づいて説明する。

第1図は本発明の実施例による厚膜バリスタであり、同図(a)は平面図、同図(b)は断面図である。同図において、4はセラミック基板である。5はこのセラミック基板4の片面に形成されたバリスタ粉末と、これを固着するためのガラス成分からなるバリスタ膜である。7a、7bはバリスタ膜

5とセラミック基板4の両端に対向するように形成された一対の電極である。6はセラミック基板4の他面に形成されたバリスタ膜5と同一のガラス成分膜である。ガラス成分膜6の塗布量はセラミック基板4の表面3〜10μmの深さに拡散するだけの極めて微量なものである。

つぎに本発明の動作について説明する。

セラミック基板4の裏面に微量に塗布したガラス成分は焼付の際バリスタ膜5からのガラス成分の拡散と同時に裏面に拡散する。このためセラミック基板4の表と裏の熱膨張、収縮に差が生じなくなりセラミック基板4の変形がなくなる。

発明の効果

以上のように本発明によればセラミック基板の裏面にガラス成分を塗布することにより、セラミック基板の変形をなくし寸法精度の高い厚膜バリスタができるという効果が得られる。

4、図面の簡単な説明


第1図は本発明の実施例による厚膜バリスタを示し、同図(a)は平面図、同図(b)は断面図、第2図

は従来例による厚膜バリスタを示し、同図(a)は平面図、同図(b)は断面図である。


4……セラミック基板、5……バリスタ膜、6……ガラス成分膜、7a、7b……電極。

代理人の氏名 井理士 中 尾 敏 男 ほか1名

第 1 図



第 2 図



PAT-NO: JP363316405A
DOCUMENT-IDENTIFIER: JP 63316405 A
TITLE: THICK-FILM VARISTOR
PUBN-DATE: December 23, 1988

INVENTOR-INFORMATION:

NAME	COUNTRY
NAKAMURA, KAZUYUKI	
TOYOMI, TAKAYOSHI	

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP62151910
APPL-DATE: June 18, 1987

INT-CL (IPC): H01C007/10

US-CL-CURRENT: 338/13

ABSTRACT:

PURPOSE: To obtain a thick-film varistor whose dimensional accuracy is high by a method wherein a glass composition is coated on the rear of a ceramic substrate so that the ceramic substrate cannot be deformed.

CONSTITUTION: A very small amount of a glass

composition 6 in a varistor film is coated on the rear of a ceramic substrate 4 where a varistor film 5 is coated and the rear is then baked. The amount to be coated for the glass composition film 6 is extremely small to be diffused down to a depth of 3~10 μm from the surface of the ceramic substrate 4. By this setup, because the rear of the ceramic substrate 4 is thermally expanded and contracted in the same manner as a face where the varistor film 5 has been formed, the ceramic substrate 4 is not deformed, and it is possible to obtain a thin thick-film varistor whose dimensional accuracy is high.

COPYRIGHT: (C)1988, JPO&Japio